据外媒tomshardware报道，目前3nm芯片属于业界主流，苹果的A17 PRO也是如此，而台积电野心并不在此，他们计划在2030年推出1nm级的A10制程，实现单个芯片上集成200亿个晶体管。
具体来说，根据台积电的计划，首先会在2025年量产2nm级的N2制程，2026年左右量产N2P制程，届时将会采用新的通道材料、EUV、金属氧化物ESL、自对齐线w/Flexible Space、低损伤/硬化Low-K&新型铜填充等技术。
将实现单颗芯片集成超过1000亿个晶体管，同时借助先进的3D封装技术，实现单个封装集成超过5000个晶体管。
在2027年之后，台积电还将量产1.4nm级的A14制程，2030年将量产1nm级的A10制程，实现单芯片集成超过2000亿个晶体管，借助3D封装技术，实现单个封装内集成超过1万亿个晶体管。
至于隔壁的三星，在去年实现第一代3nm制程工艺3nm GAA的量产，并且有消息称，三星将在2024年量产MBCFET架构的第二代3nm工艺3GAP，在原有的SF3E基础上做进一步的优化，之后还会有性能增强型的SF3P（3GAP+），更适合制造高性能芯片。
光有3nm还不够，三星希望能抢先一步台积电实现量产2nm，以速度压倒对方，从而在新一代制程节点上获得竞争优势。目前台积电和三星已经开始了2nm工艺的研发和竞争，双方都计划在2025年开始量产2nm工艺芯片。
但是两家的工艺技术并不相同，台积电的2nm工艺将继续使用FinFET晶体管结构，但采用了新的Nanowire技术，可以进一步缩小晶体管的尺寸和间距。三星的2nm工艺将沿用GAA晶体管结构，但采用了新的MBCFET技术，可以提高晶体管的性能和稳定性。
目前来看，台积电的技术相比三星的制程工艺技术，还是略胜一筹，如果他们真的可以实现1nm级别，势必在芯片界引起不小风波，期待他们的后续消息吧。
原创文章，作者：聆听，如若转载，请注明出处：https://www.kejixun.com/article/615098.html
